Двухбитный сумматор [Cadence Virtuoso IC Design]

[AARMA]

Здравствуйте! Требуется помощь по созданию двухбитного сумматора в программе Cadence Virtuoso IC Design. Скриншоты программы которая испольозовалась и прежние работы прикреплены к этому сообщению. Задача создать аналогичную работу для двухбитного сумматора.
https://drive.google.com/open?id=0B5J4hCH5oWMOTkRxaUZOV0FKZDg
https://drive.google.com/open?id=0B5J4hCH5oWMOMG1nUGdGcWlubkE
Необходимо:
1) Схемы (Спектр)
2) Топологический чертеж (Layout)
3) Верификация DRC (Design Rule checking) и LVS (Layout Versus Schematic) с многочисленными скриншотами
4) Этап моделирование, симулятор
+дополнительные задачи которые будут обсуждены при контакте со мной.

п.с. Хочу добавить что помощь естественно оплачиваемая

[AARMA]

Ну так что, помочь кто-нибудь может?

[Zhlobny Hmur]

AARMA, Я понимаю, конечно, что это курсовая/контрольная работа. Вот только для решения реальных задач ну не используется давно уже рассыпуха (микрухи с обеспечением базовых логических функий), а ту предлагается нарисовать что-то вроде схемы на транзюках. При этом предлагается юзать весьма специфичную прогу как моделирующую среду.
Поэтому, на мой взгляд, надо поискать "репетиторов" поближе к себе, а не здесь.
За себя - приходилось мне гибридки рисовать, причем уже на тот момент я реально занимался электроникой совсем другого уровня. Но в учебном плане была эта хня.

[AARMA]

Zhlobny Hmur,
Будем искать, другого выхода нет :)